4 Minutit
Illinois Urbana-Champaigni ülikooli puhtruumis ei taga insenerid enam ainult aina väiksemaid transistoreid. Nad ehitavad ülespoole. Kujutage ette pooljuhtplaate kihiti nagu miniatuurseid linnablokke, vertikaalseid ühenduste tänavaid horisontaalse laialivalguva asetusviisi asemel. See on lihtne pööre, millel on tohutu tähendus.
Kümneid aastaid pooljuhtide tööstus sidus oma edasimineku ühe lihtsa ideega: vähendada transistorite mõõtmeid ja mahutada neid tasasele kiibile rohkem. See töötas suurepäraselt umbes 60 aastat, kuid füüsika on muutunud kangekaelseks. Värava pikkused ja materjalipiirangud suruvad nüüd aatomi mõõtmete ligi ning kvantiefektid ei kao lihtsalt arutlusega. Kust siis tuleb järgmine arvutusmahtluse hüpe? Paljud usuvad, et vastus on vertikaalne.
Räni kiipide vertikaalne hüpe
UIUC teadlased avaldasid uue protsessi, mis ladustab otse mitu kihti monokristalset räni skeemi üksteise peale. Selle asemel, et toota eraldi pooljuhtplaate ja liita need kokku, kasvatatakse või koostatakse iga funktsionaalne räni kiht paigal eelmise kihi peal. Tulemuseks on oluliselt tihedamad vertikaalsed ühendused, nanomeetri täpsusega joondus ja kihid paigutatud palju lähemale kui praegused kokkupandud meetodid võimaldavad.
See võib kõlada nagu samm-sammult parendamine. See pole nii. Kaubanduslikud 3D tehnikad, mida tänapäeval kasutatakse alates suure ribalaiusega mälust kuni AMD 3D V-Cache'ini, tuginevad tavaliselt lõppenud pooljuhtplaatide liitmisele ja läbi-räni läbilõikude kasutamisele vertikaalsete radadena. Need läbilõigud on võrreldes kohmakad ja joondustolerantsid on rangemad, kui tootjad sooviksid. UIUC tehnika vähendab neid piiranguid, luues native vertikaalseid ühendusi, säilitades samal ajal monokristalse räni soovitud elektrilised omadused.
Tootlikkus on tootmistehaste jaoks ülim otsustav tegur. Siin teatab meeskond, et standardset monokristalset räni kasutades on tootmisväljund 98 kuni 100 protsenti. Need numbrid viitavad, et meetod võiks skaleeruda laborist tootmisliinile ilma katastroofiliste kaotusteta. See vähendab ka energiatarvet ühe arvutuse kohta, lühendades ühendusi ja võimaldades signaalidel liikuda kihtide vahel otse.
Temperatuur on olnud pikaajaliselt suur probleem kihilises integreerimises. Lisategevate aktiivsete kihtide ehitamine räni peale ohustab alumisi kihte kõrgete temperatuurietappidega, mis võivad vooluahelaid kahjustada. UIUC rühm kavandas termiliselt sõbraliku tööprotsessi, mis hoiab töötluse turvalistes soojusraamides ning säilitab samal ajal kristalse räni elektrilised eelised. Just see kombinatsioon, monokristalse räni jõudlus koos madala temperatuuri ja kihi-haaval protsessiga, muudab lähenemise veenvaks.
Mida see tähendab protsessorite ja mälu jaoks? Ootavad mitu praktilist eelist. Esiteks võib vertikaalne densifitseerimine pikendada Moore'i seaduse efektiivset eluiga, pakkides rohkem transistoreid samale jalajäljele ilma väravate mõõtmeid vähendamata. Teiseks väheneb kihtidevaheline latentsus ja energiatarve, sest signaalid läbivad lühemaid vahemaid. Kolmandaks saavad kiibidisainerid uue vabaduse astme: jaotada loogikat, mälu ja spetsialiseeritud kiirendajaid vertikaalses virnas, mitte venitada neid üle tasapinna.
Muidugi on inseneritöö kompromisside jada. Termohaldus, tootlikkus suuremas mahus ja integreerimine olemasolevatesse tootmiskeskkondadesse jäävad takistusteks. Aga see uuring, eelretsenseeritud ja avaldatud ajakirjas Nature, viib arutelu teooriast kaugemale. See on plaan, mida teised tootjad ja teadlased saavad testida ja edasi arendada.
Kui monokristallset räni saab paigutada usaldusväärselt ja õrnalt, võime olla leidnud praktilise tee rohkem arvutusvõimsuse juurde ilma et peaksime toetuma aina väiksematele transistoritele.
Järgmised sammud on selged: korrata tulemusi suuremates tehastes, testida termilisi limite pingelistes reaalsetes töökoormustes ning kohandada disainitööriistu kolme mõõtme mõtlemiseks. Võistlus suruda samale pinnale rohkem jõudlust on kaugel lõppemisest. See on saanud uue suuna: üles.
Allikas: smarti
Jäta kommentaar